Esta norma define la lógica de prueba que se puede incluir en un circuito integrado para proporcionar enfoques estandarizados para: probar las interconexiones entre circuitos integrados una vez que se han ensamblado en una placa de circuito impreso u otro sustrato;
——probar el propio circuito integrado; y — observar o modificar la actividad del circuito durante el funcionamiento normal del componente. La lógica de prueba consta de un registro de exploración de límites y otros componentes básicos y se accede a ella a través de un puerto de acceso a prueba (TAP).
IEEE 1149.1-2001 Historia
2013IEEE 1149.1-2013 Estándar IEEE para puerto de acceso a pruebas y arquitectura de escaneo de límites
2001IEEE 1149.1-2001 Puerto de acceso de prueba estándar IEEE y arquitectura de escaneo de límites
1993IEEE 1149.1-1993 Pruebe el puerto de acceso y la arquitectura de escaneo de límites
1990IEEE 1149.1-1990 Puerto de acceso de prueba estándar y arquitectura de escaneo de límites (documento IEEE Computer Society; incluye 1149.1A-1993)