IEEE 1364-2004
Lenguajes de comportamiento: Parte 4: Lenguaje de descripción de hardware Verilog (Documento IEEE Computer Society)

Estándar No.

IEEE 1364-2004

Fecha de publicación

2004

Organización

IEEE - The Institute of Electrical and Electronics Engineers@ Inc.

Estado

Remplazado por

IEEE 1364-2005

Ultima versión

IEEE 1364-2005

Alcance

Objetivos de este estándar La intención de este estándar es servir como una especificación completa de Verilog - Lenguaje de descripción de hardware (HDL). Este documento contiene - La sintaxis formal y la semántica de todas las construcciones Verilog HDL - La sintaxis formal y la semántica de Construcciones de formato de retardo estándar (SDF) Tareas y funciones del sistema de simulación, como comandos de visualización de salida de texto, Directivas del compilador, como macros de sustitución de texto y escala de tiempo de simulación, El mecanismo de vinculación de la interfaz de lenguaje de programación (PLI) sintaxis y semántica de rutinas de acceso@ rutinas de tareas/funciones@ y rutinas de interfaz de procedimiento Verilog Ejemplos de uso informativos Modelo de retraso informativo para SDF Listados de archivos de encabezado para PLI

IEEE 1364-2004 Historia

• 2005 IEEE 1364-2005 Lenguaje de descripción de hardware estándar de Verilog (documento de la IEEE Computer Society)
• 2004 IEEE 1364-2004 Lenguajes de comportamiento: Parte 4: Lenguaje de descripción de hardware Verilog (Documento IEEE Computer Society)
• 2003 IEEE 1364/COR-2003 Lenguaje de descripción de hardware Verilogę; Erratas
• 2001 IEEE 1364-2001 Lenguaje de descripción de hardware estándar de Verilog (documento de la IEEE Computer Society)
• 1995 IEEE 1364-1995 Lenguaje de descripción de hardware basado en el lenguaje de descripción de hardware Verilogę