JEDEC JESD75-4-2004
Distribución de pines de matriz de rejilla de bolas para funciones lógicas de 1, 2 y 3 bits

Estándar No.

JEDEC JESD75-4-2004

Fecha de publicación

2004

Organización

(U.S.) Joint Electron Device Engineering Council Soild State Technology Association

Alcance

Este estándar define la distribución de pines del dispositivo para funciones lógicas de 1, 2 y 3 bits de ancho. Esta distribución de pines se aplica específicamente a la conversión de dispositivos lógicos de 1, 2 y 3 bits con paquete dual en línea (DIP) a dispositivos lógicos de 1, 2 y 3 bits con paquete DSBGA.