JEDEC JESD75-3-2001
Distribución de pines de matriz de rejilla de bolas estandarizada para funciones lógicas de 8 bits

Estándar No.

JEDEC JESD75-3-2001

Fecha de publicación

2001

Organización

(U.S.) Joint Electron Device Engineering Council Soild State Technology Association

Alcance

Este estándar define la configuración de pines del dispositivo para funciones de buffer, controlador, transceptor, pestillo y flip-flop de 8 bits de ancho. Esta distribución de pines se aplica específicamente a la conversión de dispositivos lógicos de 8 bits empaquetados con DIP a dispositivos lógicos de 8 bits empaquetados con VFBGA.