JEDEC JESD51-9-2000 Placas de prueba para medidas térmicas del paquete de montaje en superficie de matriz de área normas y especificaciones

Estándar No.: JEDEC JESD51-9-2000
Fecha de publicación: 2000
Organización: (U.S.) Joint Electron Device Engineering Council Soild State Technology Association

Alcance: Esta especificación pretende ser lo suficientemente amplia como para incorporar una amplia variedad de características y tecnologías de diseño de paquetes de matriz de área de montaje en superficie (por ejemplo, BGA). Sin embargo, debido a un número limitado de capas de señal que resulta en un cortocircuito en algunos pines de dispositivos en esta especificación, las placas descritas aquí pueden no ser adecuadas para la medición de dispositivos activos en comparación con aplicaciones con chips de prueba térmica.

JEDEC JESD51-9-2000Placas de prueba para medidas térmicas del paquete de montaje en superficie de matriz de área