(U.S.) Joint Electron Device Engineering Council Soild State Technology Association
Estado
Alcance
Este método de prueba es aplicable a la matriz de chip invertido después de que se forme la unión de soldadura de la matriz y el sustrato, pero antes de la aplicación de relleno inferior u otros materiales que aumenten la fuerza de unión aparente. Debe usarse para evaluar la consistencia del proceso de unión de chips en un dado de chip invertido determinado.