IEEE P1149.7/D7, October 2021 Borrador del estándar IEEE para arquitectura de escaneo de límites y puerto de acceso de prueba de funcionalidad mejorada y pin reducido
Institute of Electrical and Electronics Engineers (IEEE)
Alcance
En este estándar se describen los circuitos que se pueden agregar a un circuito integrado para proporcionar acceso a los puertos de acceso de prueba (TAP) en el chip especificados por IEEE Std 1149.1. El circuito utiliza IEEE Std 1149.1 como base, proporcionando completa compatibilidad con versiones anteriores, al tiempo que agrega agresivamente funciones para admitir pruebas y depuración de aplicaciones. Define seis clases de puertos de acceso de prueba IEEE 1149.7 (TAP....