Institute of Electrical and Electronics Engineers (IEEE)
Alcance
Se define un mecanismo para la prueba de diseños centrales dentro de un sistema en chip (SoC). Este mecanismo es una arquitectura de hardware y el lenguaje de prueba central (CTL) se aprovecha para facilitar la comunicación entre los diseñadores centrales y los integradores centrales.